

(43)Date of publication of application : 28.03.1989


G06F 9/46  
G06F 9/46

(71)Applicant : TOSHIBA CORP

(72)Inventor : **NAKANISHI TAKASHI**  
**YOSHIO TOMOKO**


**(57)Abstract:**

**CONSTITUTION:** An application program is controlled by a virtual multiple processor 4 via either one of virtual computer systems 1W3 and an execution mode is controlled by an execution mode controller 6. In an on-line mode, the resources of the systems 1W3 have the free input/output in response to the real resources 25 and 26 via a resources/real resources correspondence controller 7. In a test mode the resources are limited to the virtual resources 23 and 24 and the input/output is cut off to the resources 25 and 26. In a parallel run-on mode the systems 1W3 themselves have no change from the on-line mode and the resources of the systems 1W3 go to the resources 23 in terms of the output in a parallel run test mode, then go to the resources 25 in terms of the input respectively. Thus the computer system cost is reduced.



[Date of request for examination]  
[Date of sending the examiner's decision of rejection]  
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]  
[Date of final disposal for application]  
[Patent number]  
[Date of registration]  
[Number of appeal against examiner's decision of rejection]  
[Date of requesting appeal against examiner's decision of rejection]  
[Date of extinction of right]

Fig. 5.



⑩ 日本国特許庁 (J P)

⑪ 特許出願公開

⑫ 公開特許公報 (A)

昭64-82136

⑬ Int. Cl. 4

G 06 F 9/46

識別記号

3 5 0  
3 4 0

庁内整理番号

7056-5B  
F-7056-5B

⑭ 公開 昭和64年(1989)3月28日

審査請求 未請求 発明の数 1 (全5頁)

⑮ 発明の名称 計算機システム

⑯ 特 願 昭62-239583

⑰ 出 願 昭62(1987)9月24日

⑱ 発 明 者	中 西 隆	東京都府中市東芝町1	株式会社東芝府中工場内
⑲ 発 明 者	吉 雄 智 子	東京都府中市東芝町1	株式会社東芝府中工場内
⑳ 出 願 人	株 式 会 社 東 芝	神奈川県川崎市幸区堀川町72番地	
㉑ 代 理 人	弁理士 佐藤 一雄	外 2 名	

#### 明 細 書

##### 1. 発明の名称

計算機システム

##### 2. 特許請求の範囲

1 台の計算機に、応用プログラムの集合である複数の仮想計算機システムおよびこれらの仮想計算機システムを制御する仮想多重プロセッサ装置を存在させ、前記仮想多重プロセッサが前記仮想計算機システムの個々に対して稼働、停止を制御する稼働モード制御装置と、運用状態を制御する実行モード制御装置と、実行モードに応じてリソースに外部実資源を動的に割付けてリソースの独立性を保護し、前記外部資源との入出力を制御するリソース/実資源対応装置と、並行してランさせる前記仮想計算機システムに前記外部資源の情報を入力する並行ラン仮想計算機制御装置とを備えたことを特徴とする計算機システム。

##### 3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

この発明は、1 台の計算機に複数の計算機システムを共存させる計算機システムに関するものである。

(従来技術)

従来の計算機の動作方式は、第6図に示すように、資源63を用いる計算機61の能力に余裕がある場合でも、この計算機に他のシステムを共存させることはせず、別のシステムに対してはもう1 台の計算機62を用意するというように、1 台1 システムの構成を採用していた。

また、オンライン用計算機の場合には、第7図に示すように、資源63を用いる計算機71の他にこれと同様の環境を有するテスト用(開発用)計算機72が必要であった。一方、大規模システムにおいては、第8図に示すように、機能の部分立ち上げや部分保守を行う場合に、機能単位に計算機81, 82, ... 83を用いる必要があった。

さらにまた、ソフトウェアの機能変更や追加を行う場合にはオンライン中のシステムを停止して実施するか、あらかじめ、変更の対象となるソフトウェアを限定し、これらのソフトウェア内に機能変更や追加を容易に行うことのできる仕組みを作っておく必要があった。

(発明が解決しようとする問題点)

上記従来の計算機の動作方式においては、システムや機能が増えるほど計算機の台数が増え、機能変更や追加に対応して余分の資源が必要になるほか、不要なシステム停止やソフトウェアの仕組みを要求することから、システムのコストが高騰し、信頼性が低下するという問題点があった。

この発明は上記の問題点を解決するためになされたもので、システムの増大や機能変更に対して、余計な資源やソフトウェアの仕組みを排除し得、これによってシステムコストの低減および信頼性の向上を図ることのできる計算機システムを提供することを目的とする。

で構成されている。

(作 用)

応用プログラムはすべて仮想計算機システム1～3のいずれかに属し、各仮想計算機システム1～3の稼働モードおよび実行モードに応じて仮想多重プロセッサ4が制御する。ここで、各仮想計算機システムの稼働モードおよび実行モードはシステムオペレータにより指定され、それぞれ稼働モード制御装置5および実行モード制御装置6が制御する。

稼働モードには「稼働」と「停止」の2種類があり、「停止」の場合、その計算機システムは電源切断状態と同じである。

一方、実行モードには「オンライン」、「テスト」、「並行ランオン」、「並行ランテスト」の4種がある。このうち、「オンライン」の場合、その仮想計算機のシステムのリソースはリソース/実資源対応制御装置7により、全て実資源21、22に対応づけられ、その仮想計算機システムは実資源21、22との入出力を自由に行う。また、

(発明の構成)

(問題点を解決するための手段)

この発明は、その概念を第1図のブロック図に、主要な機能を第2図のブロック図にそれぞれ示す構成になっている。すなわち、応用プログラムの集合である仮想計算機システム1～3は、実計算機19のオペレーティングシステム(OS)の上に構築される仮想プロセッサ装置4によって制御される。この場合、仮想プロセッサ装置4が入出力するリソース9～13は、実資源14～18に対応づけられ、それぞれ仮想計算機単位で独立して存在する。一方、仮想プロセッサ装置4は仮想計算機システム1～3の個々に対して稼働、停止を制御する稼働モード制御装置5と、運用状態を制御する実行モード制御装置6と、実行モードに応じてリソースに外部実資源を動的に割付けてリソースの独立性を保障し、外部資源との入出力を制御するリソース/実資源対応装置7と、並行してランさせる仮想計算機システムに外部資源の情報を入力する並行ラン仮想計算機制御装置7と

「テスト」の場合、リソースは全て仮想資源23、24となり、実資源21、22との入出力はすべて動的に遮断される。「並行ランオン」の場合、その仮想計算機システム自体については、「オンライン」と同様であるが、並行ランの相手である「並行ランテスト」の仮想計算機システムのリソースは、出力に関しては仮想資源23となり、入力に関しては実資源22となる。すなわち、実資源21への出力はすべて動的に遮断される一方、実資源22からの入力は並行ラン仮想計算機制御手段8により、「並行ランオン」のものと同様に得られる。

(実施例)

第3図はこの発明の第1の実施例の構成を示すブロック図である。同図において、仮想計算機システム31、32は同一の機能を有している。仮想多重プロセッサ装置4は、前述した制御モード制御装置、実行モード制御装置、リソース/実資源制御装置および並行ラン仮想計算機制御装置の各機能を備え、オペレータ指令入力装置37の指

令に基づいて、リソース33を仮想計算機システム31に、リソース34を仮想計算機システム32にそれぞれ提供する。この場合、リソース33に対応づけられる実資源35は、例えば、ファイル、プロセス入出力装置、通信装置等であり、仮想資源36は、テキストファイル、ロギングファイル、タイプライタ等であったり、あるいは、これら以外の無実体のものであったりする。

この第2図において、システムオペレータがオペレータ指令入力装置37を操作することによって、仮想計算機システム31の稼働モードを「稼働」に、実行モードを「オンライン」にそれぞれ指定する一方、仮想計算機システム32の稼働モードを「稼働」に、実行モードを「テスト」にそれぞれ指定したとする。このとき、仮想多重プロセッサ装置4は、仮想計算機システム31のリソース33を実資源35と動的に対応づけると共に、仮想計算機システム32のリソース36と動的に対応づけ、各々入出力を実際に、あるいは、仮想的に行う。従って、仮想計算機システム31および

仮想計算機システム32は互いに独立したシステムとして動作する。

かくして、この実施例によれば、仮想計算機システム31と、仮想計算機システム32の応用ソフトウェアは全く同一のものでよく、システムの停止やソフトウェアの変更なしで、システムのテストが可能となり、これによってシステムコストの低減および信頼性の向上を図ることができる。

第4図はこの発明の第2の実施例の構成を示すブロック図であり、図中第3図と同一の要素には同一の符号を付してその説明を省略する。ここでは、仮想計算機システム41および42は同一の機能を有している。仮想多重プロセッサ4は、リソース43を仮想計算機システム41に、リソース44を仮想計算機システム42にそれぞれ提供するが、この場合、仮想計算機システム41のリソース43を入出力ともに実資源35に対応づけるのに対して、仮想計算機システム42のリソース44を、入力に関して実資源35に対応づけ、出力に関して仮想資源36に動的に対応づけてい

る。

このようにすれば、仮想計算機システム42が仮想計算機システム41と同一のタイミングで外部実資源の情報やイベント信号等を得ることができるので、ソフトウェアのテスト効率および信頼性が向上し、これによってシステムコストの低減および信頼性の向上を図ることができる。

次に、第5図はこの発明の第3の実施例の構成を示すブロック図であり、図中第3図と同一の要素には同一の符号を付してその説明を省略する。ここでは、仮想計算機システム51、52、…、53がそれぞれ異なる機能を有し、仮想多重プロセッサ4がリソース54を仮想計算機システム51に、リソース55を仮想計算機システム52に、リソース56を仮想計算機システム53にそれぞれ提供するが、このとき、仮想多重プロセッサ4は同一の実資源35をリソース54、55、…、56に対応づけるようにしたものである。

かかる構成において、システムオペレータがオペレータ指令入力装置37を操作して、各仮想計

算機システムの稼働モードを「稼働」に、実行モードを「オンライン」に指定したとすると、各仮想計算機システムは夫々独立して動作する。仮想多重プロセッサ4は各リソース54～56に同一の実資源35を対応づけて仮想計算機システム51～53に提供する。これにより、各仮想計算機システムは夫々独立して動作する。

よって、この実施例によれば、複数の仮想計算機システムが実資源を共有することにより、従来、複数の計算機で実現していた複合系システムを1台の計算機で実現でき、ハードウェアのコスト低減、および、システムの信頼性向上が図られる。  
〔発明の効果〕


以上の説明によって明らかなように、この発明によれば、1台の計算機を複数の独立した仮想計算機として運用し、仮想計算機単位にシステムを稼働したり、停止したりすることが可能になり、これによってシステムのコストを低減し、信頼性を高めることができるという効果がある。

#### 4. 図面の簡単な説明


第1図はこの発明を概念的に示す計算機システムのブロック図、第2図はこの計算機システムの主要な機能を示すブロック図、第3図乃至第5図はそれぞれ本発明の実施例を示すブロック図、第6図乃至第8図は従来の計算機の動作方式を示す計算機システムのブロック図である。

1〜3…仮想計算機システム、4…仮想多重プロセッサ装置、5…稼働モード制御装置、6…実行モード制御装置、7…リソース/実資源対応装置、8…並行ラン仮想計算機制御装置。


出願人代理人 佐 藤 一 雄




第 1 図




第 2 図




第 3 図




第 4 図




第 5 図



第 6 図



第 7 図



第 8 図

